席一恒

个人简介：

席一恒，男，汉族，1996年生，山西运城人，本科就读于哈尔滨工业大学电子科学与技术专业，目前就读于北京大学微电子学与固体电子学专业，科研方向是模拟集成电路设计。

研究方向简介：

研究方向主要是进行全数字锁相环（ADPLL）中的时间数字转换器（TDC）模块的设计，ADPLL中TDC的作用是检测输入信号的相位差并将输入相位差转化为二进制数字信号；目前成功设计了一款精度达1ps，功耗0.7mW,面积0.017mm²的TDC。